特黄特色大片免费播放器图片,小明看看主页

企

28-45萬 | 杭州市 | 碩士 | 1年以下

發(fā)布于：2024-10-14 | 投遞后：10天內(nèi)反饋

投遞簡歷收藏職位

崗位要求：1、本科學(xué)歷八年以上相關(guān)經(jīng)驗或研究生以上三年工作經(jīng)驗；2、熟悉永磁同步電機基本原理，熟悉當(dāng)前電機控制的常用算法；3、熟悉電磁場理論，掌握自動控制原理。4、熟練使用simu****的電機控制仿真5、熟悉數(shù)字電路，verilog語法和RTL設(shè)計方法；6、熟練掌握F...

獵

數(shù)字IC設(shè)計

30-50萬 | 上海市 | 本科 | 5-10年

發(fā)布于：2024-01-30 | 投遞后：10天內(nèi)反饋

上海某知名IC設(shè)計公司

投遞簡歷收藏職位

崗位職責(zé)： 1、參與芯片架構(gòu)設(shè)計和SPEC制定。 2、負責(zé)數(shù)字電路設(shè)計，RTL編寫，仿真驗證以及綜合等工作，并且完成相關(guān)文檔的撰寫。 3、參與芯片系統(tǒng)調(diào)試，后仿真，F(xiàn)PGA驗證等工作。 4、與后端時序分析工程師、DFT工程師共同完成時序收斂工作。 5、參與芯片...

企

視頻IC設(shè)計工程師（工作地...

面議 | 珠海市 | 本科 | 1-3年

發(fā)布于：2023-11-30 | 投遞后：10天內(nèi)反饋

揚智

投遞簡歷收藏職位

職位要求：1、碩士 1年或本科三年以上的視頻圖像處理、或視頻編解碼方面規(guī)劃、設(shè)計、驗證經(jīng)驗；2、熟悉ASIC設(shè)計流程，具有視頻編解碼/視頻處理工作經(jīng)驗者尤佳；3、熟悉 Verilog HDL, DC / PT / LEC / DFT / ATPG 工具的使用；4、熟悉C...

企

SOC設(shè)計工程師（ASIC...

18-24萬 | 杭州市 | 本科 | 1-3年

發(fā)布于：2023-11-29 | 投遞后：10天內(nèi)反饋

中電?？?/a>

投遞簡歷收藏職位

崗位職責(zé)：1、按照給定的規(guī)格，負責(zé)制定模塊的設(shè)計文檔，按時保質(zhì)交付RTL代碼2、負責(zé)所編寫模塊的測試向量生成，仿真驗證及調(diào)試3、負責(zé)交付制定IP模塊的時序約束及例外文件，負責(zé)制定模塊的網(wǎng)表實現(xiàn)流程，包括綜合，DFT，STA，F(xiàn)ormal， LVRC等4、編寫架構(gòu)...

企

資深模擬IC設(shè)計工程師

33-72萬 | 上海市 | 碩士 | 1-3年

發(fā)布于：2023-11-29 | 投遞后：10天內(nèi)反饋

晶晨半導(dǎo)體

投遞簡歷收藏職位

Responsibilities:1.Design and verification high speed analog circuit for SerDes/DDR/USB2.Provide appropriate instruction to Layout engi...

企

資深I(lǐng)C設(shè)計與集成工程師（...

18-24萬 | 廣東省 | 本科 | 3-5年

發(fā)布于：2023-11-29 | 投遞后：10天內(nèi)反饋

揚智

投遞簡歷收藏職位

職位要求：1、本科5 年及以上IC工作經(jīng)驗；2、熟悉 IC 設(shè)計流程；3、熟悉各種接口協(xié)議，對audio或video有了解優(yōu)先；4、NC verilog、Verdi、DC、PT、perl、unix、tcl 腳本語言。工作內(nèi)容：1、負責(zé)SOC 集成環(huán)境的開發(fā)和維護，SOC...

企

模擬/射頻IC設(shè)計工程師

面議 | 上海 | 全日制統(tǒng)招本科 | 3年以上

發(fā)布于：2023-11-29 | 投遞后：10天內(nèi)反饋

上海華虹集成電路有限責(zé)任公司

投遞簡歷收藏職位

Responsibilities:1、Responsible for the design of analog/RF circuit design and simulation; Supervise layout and self layout; Suppor...

企

數(shù)字ic設(shè)計工程師

18-54萬 | 上海市 | 本科 | 1-3年

發(fā)布于：2023-11-29 | 投遞后：10天內(nèi)反饋

晶晨半導(dǎo)體

投遞簡歷收藏職位

1. 負責(zé)復(fù)雜的數(shù)字邏輯設(shè)計，包括各種總線，usb/ddr controller，或者其他通用數(shù)字IPs的設(shè)計；2. 與模擬團隊合作，負責(zé)高速數(shù)?；旌显O(shè)計中的數(shù)字部分設(shè)計;3. RTL coding, 包括模塊級，SoC頂層級中DFT/low power 設(shè)計，驗證；...

企

高級SOC設(shè)計工程師（高級...

30-36萬 | 杭州市 | 本科 | 3-5年

發(fā)布于：2023-11-29 | 投遞后：10天內(nèi)反饋

中電?？?/a>

投遞簡歷收藏職位

崗位職責(zé)：1、負責(zé)SOC系統(tǒng)控制層面的電路設(shè)計，如CMU，PMU， GPIO， IO， PAD等。2、負責(zé)SoC系統(tǒng)芯片的架構(gòu)定義、IP集成、驗證環(huán)境搭建、仿真和FPGA驗證。3、負責(zé)IP和SoC系統(tǒng)的綜合、DFT設(shè)計，完成與后端的交互。4、負責(zé)FPGA和SoC...

企

數(shù)字IC設(shè)計工程師

面議 | 上海市 | 本科 | 1年以下

發(fā)布于：2023-11-28 | 投遞后：10天內(nèi)反饋

上海天臣防偽

投遞簡歷收藏職位

崗位職責(zé)：1. 參與制定芯片Spec，編寫Asic設(shè)計規(guī)格；2. 負責(zé)數(shù)字前端開發(fā)工作，包括RTL設(shè)計和驗證、綜合、形式驗證、時序分析，DFT/ATPG等工作，實現(xiàn)芯片功能、性能要求；3. 參加流片后的測試工作；4. 編寫設(shè)計實現(xiàn)文檔，驗證和測試。崗位要求：1. 本科及...

企

基礎(chǔ)架構(gòu)部_IC設(shè)計工程師

30-45萬 | 北京市 | 本科 | 1-3年

發(fā)布于：2023-11-28 | 投遞后：10天內(nèi)反饋

Baidu

投遞簡歷收藏職位

崗位職責(zé):-從事 IC設(shè)計3年以上- 熟悉SoC時鐘、復(fù)位設(shè)計- 熟悉PAD選型及規(guī)劃，了解FlipChip封裝，了解2.5D封裝尤佳- 熟悉SoC Low power設(shè)計和驗證，包括多電源域設(shè)計、低功耗設(shè)計及優(yōu)化等- 熟悉AMBA AHB/AXI等常見片上總線的協(xié)議，...

企

模擬IC設(shè)計工程師

面議 | 上海市 | 本科 | 1-3年

發(fā)布于：2023-11-28 | 投遞后：10天內(nèi)反饋

上海天臣防偽

投遞簡歷收藏職位

崗位職責(zé)：1. 根據(jù)市場需求確定電路spec，負責(zé)模擬電路的設(shè)計和仿真；2. 負責(zé)與系統(tǒng)和數(shù)字電路設(shè)計工程師進行接口定義和溝通；3. 負責(zé)指導(dǎo)版圖工程師實現(xiàn)模擬電路的版圖設(shè)計；4. 參與芯片流片后的測試工作；5. 撰寫相關(guān)設(shè)計文檔和設(shè)計資料。崗位要求：1. 本科及以上學(xué)...

企

高級ASIC設(shè)計工程師

面議 | 長沙市 | 碩士 | 3-5年

發(fā)布于：2023-11-28 | 投遞后：10天內(nèi)反饋

微智醫(yī)療器械有限公司

投遞簡歷收藏職位

崗位職責(zé)?與專用集成電路（ASIC）設(shè)計承包商一起合作設(shè)計、制造和測試醫(yī)療器件的ASIC。?定義ASIC參數(shù)，審查ASIC設(shè)計承包商的設(shè)計文件，為提高ASIC性能提出新設(shè)計創(chuàng)意。?具備實際操作ASIC測試的能力。任職要求?電子或電氣工程碩士，博士優(yōu)先錄用。?具有ASIC...

企

高級數(shù)字IC設(shè)計工程師

26-62萬 | 上海市 | 本科 | 1-3年

發(fā)布于：2023-11-28 | 投遞后：10天內(nèi)反饋

晶晨半導(dǎo)體

投遞簡歷收藏職位

1. Responsible for complex digital Idesign , such as bus matrix , USB/DDR controller, or other general IPs design;2. Co-work with analo...

企

IC設(shè)計軟件開發(fā)工程師

面議 | 蘇州市 | 本科 | 1年以下

發(fā)布于：2023-11-28 | 投遞后：10天內(nèi)反饋

中晟宏芯

投遞簡歷收藏職位

[工作范圍]1、開發(fā)集成電路設(shè)計中所需要的腳本2、開發(fā)集成電路設(shè)計所需要的In-House設(shè)計軟件。3、基于現(xiàn)有的設(shè)計環(huán)境做二次開發(fā)[基本要求]1. 學(xué)歷要求：計算機、電學(xué)相關(guān)專業(yè)重點大學(xué)本科或以上學(xué)歷，對集成電路開發(fā)有興趣或微電子相關(guān)專業(yè)重點...

企

IC設(shè)計流程開發(fā)工程師

8-17萬 | 蘇州市 | 本科 | 1-3年

發(fā)布于：2023-11-27 | 投遞后：10天內(nèi)反饋

瑞晟微電子

投遞簡歷收藏職位

任職要求 1. 熟悉Digital/Analog/Mixed-Signal IC Design Flow或Library(StandardCell / IO / Memory) Characterization Flow2. 具備Skill、Perl/Python、T...

企

數(shù)字ASIC設(shè)計工程師

18-54萬 | 上海市 | 本科 | 1-3年

發(fā)布于：2023-11-27 | 投遞后：10天內(nèi)反饋

晶晨半導(dǎo)體

投遞簡歷收藏職位

工作職責(zé):? 負責(zé)視頻顯示方面的數(shù)字ASIC設(shè)計工作；? 了解視頻基本處理，能夠依據(jù)算法和性能要求進行數(shù)字模塊結(jié)構(gòu)設(shè)計；? 熟練使用verilog依據(jù)芯片性能要求進行RTL設(shè)計；? 使用基本驗證方法進行各個階段驗證和debug；? 協(xié)同其他部門同事進行debug芯...

企

ASIC設(shè)計工程師（應(yīng)屆生...

面議 | 上海-徐匯區(qū) | 碩士 | 1年以下

發(fā)布于：2023-11-27 | 投遞后：10天內(nèi)反饋

揚智

投遞簡歷收藏職位

職位要求：1.碩士及以上學(xué)歷；通訊、電子相關(guān)專業(yè)；有良好的英語聽說讀寫能力。2.有ASIC/FPGA設(shè)計經(jīng)驗、熟悉驗證流程、驗證方法者優(yōu)先。3.有Ethernet、WIFI、網(wǎng)絡(luò)協(xié)議加速設(shè)計經(jīng)驗者優(yōu)先。4.有Modulator、DeModulator設(shè)計經(jīng)驗者優(yōu)先。工作...

企

數(shù)字IC設(shè)計工程師

面議 | 北京-海淀區(qū) | 本科 | 1-3年

發(fā)布于：2023-11-27 | 投遞后：10天內(nèi)反饋

北京新岸線移動多媒體技術(shù)有限公司

投遞簡歷收藏職位

主要工作內(nèi)容與職責(zé)： 1.使用verilog編寫RTL級代碼，并完成仿真驗證； 2.協(xié)助進行數(shù)字模塊的芯片綜合，時序分析及后仿真； 3.協(xié)助搭建FPGA測試平臺進行芯片級測試驗證 4.完成模塊定義及文檔編寫；任職要求： 1.電子工程...

獵

模擬IC設(shè)計工程師（成都）

10-18萬 | 上海市 | 初中 | 1年以下

發(fā)布于：2018-11-06 | 投遞后：10天內(nèi)反饋

成都天府軟件園有限公司

投遞簡歷收藏職位

工作地點：成都招聘企業(yè)：成都索成易半導(dǎo)體科技有限公司 “成都天府人才行動”是由成都高新區(qū)主辦，成都人社局、經(jīng)發(fā)局、成都天府軟件園聯(lián)合承辦的政府引才行動注：本職位通過初篩的應(yīng)聘者可受邀參加天府人才行-北京；上海；深圳（三場）中高端人才專場招...

欧美性性性性性色大片免费的,诱人小峓子5中字巴巴鱼汤饭,绿帽娇妻肚子被灌满精怀孕,品酒要在成为夫妻后

人才求職